从“大小核”走向“统一核心”，解读AI驱动下的

春节刚过，一则关于英特尔公布的招聘启事引起了笔者的关注。信息显示，英特尔已经组建了所谓的“统一核心设计团队”(Unified Core)，位于美国得州奥斯汀(也是AMD总部之一所在地)。招聘岗位是高级CPU验证工程师，工作内容是预硅片功能验证，一般是芯片早期设计和验证方面。

从这则招聘信息，我们可以看出，英特尔似乎未来会逐渐消弭P、E、LPE不同核心之间的鸿沟，甚至不再需要系统软件和用户进行区分，改为统一管理。那么，如果这真是英特尔未来的技术路线，统一融合之后会对算力性能带来哪些影响？本文，我们将从大小核设计的优势与不足谈起，进行分析。

为什么处理器会有大小核设计？有哪些优势与不足？

CPU大小核（Heterogeneous Core Architecture）设计的核心思想是通过不同类型的计算单元分工协作：高性能核心（Big/Performance Core）专注处理单线程或高优先级任务，高能效核心（Little/Efficiency Core）则负责后台服务、多线程轻负载等场景。

英特尔从2021年开始，在第12代酷睿（Alder Lake）引入了性能核（P-Core）与能效核（E-Core）混合架构，后续还加入了LPE低功耗小核。虽然有一定的争议，但大小核设计从未停过。

这种设计在移动SoC领域，已经非常的成熟，例如ARM的big.LITTLE架构，通过高性能核心（如Cortex-A78）与高能效核心（如Cortex-A55）的动态任务分配实现功耗优化。简单总结一下，大小核架构设计主要有以下几点优势：

一是优化能效比：轻负载时仅启用小核，大幅降低功耗；

二是多线程吞吐提升：大量小核可并行处理后台任务，释放大核资源；

三热设计灵活：可根据散热条件动态分配核心使用。

不过，这种在移动SoC领域的优势，在桌面与高性能计算场景下也会面临着不小的挑战。

我们知道，Windows等通用操作系统缺乏对异构核心的精细调度能力，常导致游戏帧率波动、应用响应延迟。用户不得不手动设置核心亲和性，体验割裂。

在AI计算上，由于工作负载往往兼具高并行性与低延迟要求——例如Transformer模型的注意力机制既需大量矩阵运算，又依赖快速的数据流调度。传统大小核因微架构差异（如缓存层级、指令集支持）难以高效协同，反而成为性能瓶颈。

在这样的背景下，处理器架构的设计哲学正经历深刻变革。业界开始思考，能否让所有核心“看起来一样”，却在内部根据任务动态调整行为？这正是“统一核心”（